行業(yè)首個(gè)為FPGA帶來(lái)完全類(lèi)似CPU/GPU開(kāi)發(fā)和運行時(shí)間體檢的開(kāi)發(fā)環(huán)境現已通過(guò)OpenCL一致性測試
2015年1月16日,中國北京 – All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (NASDAQ: XLNX) 今日宣布,其面向OpenCL™、C和C++ 的SDAccel™ 開(kāi)發(fā)環(huán)境現已順利通過(guò)Khronos OpenCL 1.0標準一致性測試。OpenCL標準為軟件開(kāi)發(fā)人員提供了一個(gè)統一的編程環(huán)境,使其能夠編寫(xiě)高效且可移植的代碼,從而能夠在賽靈思FPGA上輕松加速各種算法。作為賽靈思SDx™系列的最新成員,SDAccel包含一個(gè)面向OpenCL、C和C++語(yǔ)言的架構最優(yōu)化編譯器,且實(shí)踐證明SDAccel相對于CPU或GPU將單位功耗性能提高達25倍,性能和資源利用率更是其他FPGA解決方案的3倍。
SDAccel開(kāi)發(fā)環(huán)境結合了業(yè)界首款支持OpenCL、C和C++的架構最優(yōu)化編譯器與多種庫、開(kāi)發(fā)板,更為FPGA帶來(lái)完全類(lèi)似CPU/GPU的開(kāi)發(fā)和運行時(shí)間體驗。
Khronos 組織總裁兼OpenCL工作組主席Neil Trevett 表示:“看到賽靈思對于異構系統并行編程O(píng)penCL標準的支持,我們非常興奮。FPGA天然適用于計算密集型算法,在這類(lèi)算法中,高吞吐量、低時(shí)延和低功耗是滿(mǎn)足系統要求的關(guān)鍵?,F在整個(gè)OpenCL設計群體都能夠毫無(wú)障礙地獲益于賽靈思FPGA所帶來(lái)的優(yōu)勢。”
供貨情況
如需獲取SDAccel功能,敬請聯(lián)系您所在地區的銷(xiāo)售代表。如需了解更多信息,敬請訪(fǎng)問(wèn):china.xilinx.com/sdaccel。 該產(chǎn)品符合Khronos OpenCL 1.0規范要求。