公司推出的這一將軟件、模型、平臺和基于IP設計環(huán)境融為一體的抽象化計劃，致力于滿(mǎn)足更多系統和軟件、硬件開(kāi)發(fā)人員的需求

   2013年9月11日，中國北京訊 — All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布啟動(dòng)All Programmable抽象化計劃，幫助硬件設計人員提高生產(chǎn)力并力助系統及軟件開(kāi)發(fā)人員直接利用All Programmable FPGA、SoC和3D IC。賽靈思及其生態(tài)系統聯(lián)盟成員，包括MathWorks公司、美國國家儀器公司（NI）現在即可支持一個(gè)軟件、模型、平臺和基于IP設計環(huán)境的整合。上述這些環(huán)境不僅支持C、C++、SystemC等高級圖形化和文本化編程語(yǔ)言，而且很快即將支持OpenCL™語(yǔ)言(Open Computing Language，開(kāi)放計算語(yǔ)言 )，利用高級自動(dòng)化技術(shù)可將這些語(yǔ)言轉化為優(yōu)化的實(shí)現方案。實(shí)踐證明,上述這些軟件及系統級抽象化補足了以硬件為中心的IP集成和C語(yǔ)言設計抽象化，與采用傳統RTL流程相比可將復雜FPGA和SoC的開(kāi)發(fā)速度提升高達15倍。

   賽靈思公司設計方法市場(chǎng)高級總監Tom Feist指出：“通過(guò)擴展設計人員能選擇的抽象化數量和類(lèi)型，我們不僅能提高現有硬件客戶(hù)的生產(chǎn)力，更能幫助大量系統和軟件工程師直接運用All Programmable FPGA、SoC和3D IC進(jìn)行編程。”
 
                  
  圖片說(shuō)明： 賽靈思及其生態(tài)系統聯(lián)盟成員，包括MathWorks公司、美國國家儀器公司（NI）現在即可支持一個(gè)軟件、模型、平臺和基于IP設計環(huán)境的整合。上述這些環(huán)境不僅支持C、C++、SystemC等高級圖形化和文本化編程語(yǔ)言，而且很快即將支持OpenCL™語(yǔ)言(Open Computing Language，開(kāi)放計算語(yǔ)言 )，利用高級自動(dòng)化技術(shù)可將這些語(yǔ)言轉化為優(yōu)化的實(shí)現方案。

  加速硬件設計

   為了在A(yíng)ll Programmable器件中加速創(chuàng )建高度集成的復雜設計，賽靈思推出了Vivado® IP集成器（IPI）。Vivado IPI結合采用Vivado HLS (Vivado高層次綜合技術(shù))，可加速客戶(hù)IP核、賽靈思LogiCORE™和SmartCORE™ IP核、第三方IP核、賽靈思系統生成器（System Generator）生成的MathWorks Simulink® 設計，以及C/C++和System C綜合的IP核的集成。

  Gainspeed公司軟件與FPGA產(chǎn)品總監Ties Bos指出：“結合利用Vivado IPI和HLS為我們開(kāi)發(fā)新一代有線(xiàn)基礎設施產(chǎn)品發(fā)揮了重要作用。新一代有線(xiàn)基礎設施產(chǎn)品能通過(guò)基于軟件的全IP架構支持新業(yè)務(wù)的快速開(kāi)發(fā)。上述抽象化的整合能幫助我們用C++語(yǔ)言開(kāi)發(fā)算法并快速集成所得的IP，相對于采用RTL方法而言，開(kāi)發(fā)成本可降低達15倍之多。”

   Vivado IPI采用ARM® AXI互聯(lián)和IP封裝的IP-XACT元數據等業(yè)界標準，能提供智能、結構組裝正確并與賽靈思 All Programmable解決方案協(xié)同優(yōu)化的設計方案。針對Zynq™-7000 All Programmable SoC設計，嵌入式設計團隊現在能夠更快速地識別、重用并集成軟/硬件IP，滿(mǎn)足雙核ARM處理系統和高性能FPGA結構的要求。

  加速系統級設計

  系統工程師希望通過(guò)C/C++/SystemC、OpenCL、MathWorks MATLAB®與Simulink以及NI LabVIEW等抽象化來(lái)為軟/硬件行為建模，滿(mǎn)足今天更智能化系統的需求。賽靈思及其聯(lián)盟計劃成員生態(tài)系統幫助設計團隊直接采取算法實(shí)現，而無(wú)需擔心實(shí)現細節問(wèn)題。

  MathWorks隨R2013b版本發(fā)布了新的Zynq-7000 All Programmable SoC器件工作流程指南。根據本工作流程指南，軟件開(kāi)發(fā)人員和硬件設計工程師可在MATLAB和Simulink中創(chuàng )建算法并為其建模，將設計進(jìn)行軟/硬件分區，以及讓模型自動(dòng)針對賽靈思目標設計平臺，實(shí)現模型的集成、調試和測試。這種新功能建立在MathWorks豐富的專(zhuān)用工具箱庫和穩健可靠的嵌入式軟硬件代碼生成技術(shù)基礎之上，能幫助用戶(hù)驗證和優(yōu)化系統性能，讓更廣泛的開(kāi)發(fā)人群充分利用業(yè)界首款All Programmable SoC的優(yōu)勢。

  嵌入式系統設計人員用LabVIEW和NI可重配置I/O（RIO）硬件來(lái)抽象出傳統RTL設計的復雜性，避免花大量時(shí)間為部署目標去構建操作系統、驅動(dòng)程序和中間件。美國國家儀器公司（NI）針對嵌入式設計創(chuàng )建了基于平臺的方法。該方法提供有現成的可重配置硬件和直觀(guān)易用的圖形編程功能。只需單擊，NI LabVIEW 2013開(kāi)發(fā)環(huán)境就能編譯、調試和部署專(zhuān)門(mén)為NI目標上的處理器或可編程邏輯編寫(xiě)的應用。這種開(kāi)發(fā)環(huán)境目前可支持多款賽靈思All Programmable器件。NI的包含60多款可部署目標的平臺選用了賽靈思All Programmable SoC和FPGA作為其RIO計算核心。

  賽靈思與一些早期客戶(hù)協(xié)作，還在開(kāi)發(fā)一種全新的系統級異構并行編程環(huán)境，該環(huán)境能夠支持軟件編程、系統驗證、調試以及自動(dòng)實(shí)現C/C++和OpenCL。這種基于Eclipse™的全新綜合環(huán)境能夠提供特定市場(chǎng)的庫，從而大幅提高設計生產(chǎn)力。該最新流程旨在幫助系統架構師、軟件應用開(kāi)發(fā)人員以及要求并行架構的嵌入式設計人員提高系統性能，降低系統材料清單（BOM）成本和整體功耗，而且其簡(jiǎn)便易用性和開(kāi)發(fā)時(shí)間與ASSP、DSP和GPU旗鼓相當。

  加速軟件設計

  賽靈思All Programmable抽象化還可加速Zynq-7000 All Programmable SoC和MicroBlaze™處理器的軟件開(kāi)發(fā)。賽靈思開(kāi)發(fā)了能仿真系統軟硬件接口的Quick Emulator（QEMU）開(kāi)源虛擬機。較早進(jìn)行軟件開(kāi)發(fā)不僅可提高設計生產(chǎn)力，而且還能確保持續軟硬件集成驗證。

   此外，賽靈思還攜手Cadence公司推出了專(zhuān)門(mén)針對賽靈思Zynq-7000 All Programmable SoC的虛擬系統平臺，從而支持軟/硬件同步開(kāi)發(fā)，這樣不僅大幅降低了開(kāi)發(fā)成本，而且還顯著(zhù)縮短了產(chǎn)品上市時(shí)間。借助虛擬化環(huán)境和賽靈思軟件開(kāi)發(fā)工具套件（SDK），設計團隊能將系統開(kāi)發(fā)時(shí)間縮短數月。

  如需了解All Programmable抽象化計劃如何讓賽靈思公司繼續領(lǐng)先一代的更多信息，敬請訪(fǎng)問(wèn)以下網(wǎng)址：http://china.author.xilinx.com/products/design-tools/all-programmable-abstractions/index.htm。

  關(guān)于賽靈思

  賽靈思是All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應商。賽靈思公司行業(yè)領(lǐng)先的產(chǎn)品與新一代設計環(huán)境以及 IP 核完美地整合在一起，可滿(mǎn)足客戶(hù)對可編程邏輯乃至可編程系統集成的廣泛需求。如需了解更多信息，敬請訪(fǎng)問(wèn)賽靈思中文網(wǎng)站: http://china.xilinx.com/ 。

  追隨賽靈思：

賽靈思-優(yōu)酷：http://i.youku.com/xilinx
賽靈思新浪微博：http://weibo.com/xilinxchina
賽靈思中文用戶(hù)社區論壇：http://forums.xilinx.com/cn