北京廣利核系統工程有限公司 張運濤,宋立新,曹宗生,邊慶杰
摘要:核電DCS系統中大量應用CPLD及FPGA產(chǎn)品,可編程邏輯產(chǎn)品的仿真驗證是保證產(chǎn)品質(zhì)量的重要環(huán)節。本文不同于傳統的驗證方法,首次將UVM驗證方法應用于核安全級DCS產(chǎn)品可編程邏輯驗證。采用獨立開(kāi)發(fā)的測試IP,通過(guò)靈活復用,為搭建仿真測試環(huán)境帶來(lái)方便,簡(jiǎn)化了過(guò)程。采用受約束隨機激勵及自動(dòng)檢查保證測試的準確性及充分性,避免單純用人工檢查,在保證覆蓋率指標的基礎上,提高了測試自動(dòng)化水平。目前,此方法已經(jīng)用于DCS系統通信路由以及優(yōu)選裝置的邏輯驗證。
關(guān)鍵詞:UVM方法學(xué);核安全級;可編程邏輯;仿真驗證
在線(xiàn)預覽:UVM方法學(xué)在核安全級可編程邏輯仿真驗證中的應用
摘自《自動(dòng)化博覽》2016年11月刊